A14 processor op 5nm? Op naar de 2nm, als het aan TSMC en het Nederlandse ASML ligt

Door: Night - 6 reacties
Apple A14 chip van TSMC op 5nm?
(Afbeelding: Apple Inc.)

Met de release van de Apple iPhone 12, iPhone 12 Pro en de iPad Air (2020), ervaren consumenten over de hele wereld voor het eerst een 5nm-chipset. De A14 Bionic SoC van Apple, gemaakt door TSMC, heeft een maar liefst 11,8 miljard transistors in één processor. Enorm veel, zelfs als je dat vergelijkt met de 8,5 miljard transistors van zijn voorganger, de A13 Bionic. Maar de fabrikanten kijken al verder.

Apple is niet het enige tech-bedrijf dat 5nm chips gebruikt. Zo gebruikt Huawei de 5nm Kirin 9000 voor zijn smartphone topmodellen en 5G-netwerkbasisstations (totdat de het Amerikaanse handelsdepartement daar een stokje voor stak). Volgend jaar zal ook Samsung naar verluidt met twee 5nm Exynos-chips komen, terwijl Qualcomm zich bij de club voegt met de Snapdragon 875.

Apple gebruikt nu nog een 7nm chip van Qualcomm voor zijn 5G verbindingen, maar ook die gaat in de volgende generatie naar 5nm. Volgende jaar kunnen we naar alle waarschijnlijkheid dus wederom snellere iPhones verwachten. Want fabrikanten zijn namelijk nu al bezig met de volgende generatie chips.

TSMC en ASML kijken vooruit naar 3nm- en 2nm-chips

De 5nm chipset is nu het neusje van de zalm, en sneller, beter en energiezuiniger dan zijn voorgangers. Maar bedrijven als TSMC, ASML en Samsung hebben niet de tijd om zichzelf een schouderklopje te geven over hun 5nm-componenten. Dat komt omdat ze al druk bezig zijn met de volgende generatie chips, die met een 3nm-proces werken. In 1965 merkte de mede-oprichter van Intel, Gordon Moore, al op dat de transistordichtheid op een chip elk jaar verdubbelde. Hij herzag dat later tot een verdubbeling van de transistordichtheid om de twee jaar. Er blijft dus maar weinig tijd over om de 5nm mijlpaal te vieren.

Een van de hulpmiddelen die zijn ontwikkeld om de wet van Moore levend te houden, is extreem ultraviolette (EUV) lithografie. Lithografie wordt gebruikt om schakelingen op dunne plakjes silicium te printen. Als je nadenkt over de grootte van een chip en de miljarden transistors die erop moeten worden geplaatst, begrijp je dat er extreem dunne markeringen in een chip moeten worden aangebracht. EUV gebruikt ultraviolette stralen om dit mogelijk te maken. Het N5-node waarmee TSMC werkt, kan 5 nm gebruiken voor maximaal 14 lagen. Het 3nm-node proces zou een snelheidstoename van 15% kunnen opleveren bij hetzelfde aantal transistors als 5nm en tot 30% minder stroom verbruiken (bij dezelfde kloksnelheden en complexiteit).

Het Nederlandse lithografiebedrijf ASML zegt dat lithografie bij 3nm op meer dan 20 lagen kan worden gebruikt. Peter Wennink, de CEO het bedrijf, zegt hierover:

Met de N5 kunnen we meer dan 10 lagen aan. In N3 zullen dat er meer dan 20 zijn en we zien hier echt een stijgende lijn. Dat heeft als voordeel dat we dan over kunnen gaan op enkelvoudige patronen en DUV (diep ultraviolet) techniek met dubbele patronen niet meer nodig hebben. Dat geldt overigens niet alleen voor processors, maar ook voor DRAM.

Enkelvoudige en dubbele patronen

Wanneer een enkele lithografische belichting geen afdruk met een voldoende scherpe resolutie oplevert, worden belichtingen met een dubbele patroonvorming gebruikt. Dit proces wordt ook gebruikt door fabrikanten van geheugenchips (RAM en NAND). Die scherpte is een horde die genomen moet worden als er richting de 2nm gegaan wordt. Want je kan je voorstellen dat dubbele patronen ook meer ruimte nodig hebben dan enkele patronen.

TSMC is van plan om nog eenmaal FinFET-transistors te gebruiken voor zijn 3nm proces voordat wordt overgeschakeld naar GAAFET (gate all around) op 2nm-chips. In tegenstelling tot FinFET, dat niet aan alle kanten een kanaal omgeeft, omringt GAA een kanaal met een Gate. De laatste methode maakt de lekstroom bijna te verwaarlozen.

Amerikaanse handelsoorlog met China

Wennink zegt dat het bedrijf de regels van het Amerikaanse ministerie van Handel moet volgen als het gaat om het verzenden van lithografiesystemen naar China. Dat houdt dus in dat Chinese chipmakers, als het aan de Amerikaanse regering ligt, voorlopig nog geen gebruik kunnen maken van Nederlandse technieken om chips op 5nm te maken, laat staan op 3 en 2nm. TSMC is een Taiwanees bedrijf en kan dus wel van de allernieuwste technieken gebruik maken.

Reacties

6 reacties
  • Profielfoto
    Spongebob

    waar ligt de ultieme grens? 1 nm?

  • Profielfoto
    Matador

    Spongebob op 25 oktober 2020 14:16
    waar ligt de ultieme grens? 1 nm?

    Nou, uiteindelijk moet er wel nog wat op gaan komen(dummy gates en active gates), dus ik denk dat dat de ondergrens zal zijn. Maar wie weet…

  • Profielfoto
    Patrik

    Vroeger kon het bijna niet sneller omdat anders de elektronen uit de bocht zouden vliegen. En nu al onder de 5nm. Mooie techniek om te volgen.

  • Profielfoto
    Pivni Pes

    Hoe zit dat met Intel, die bleven ergens rond de 10nm hangen toch?

    Na de nm gaan we over op  ångström, vervolgens picometer en dan femtometer. We kunnen nog even vooruit.

  • Profielfoto
    Pivni Pes

    O, ik lees net dat Intel in 2012 met 7nm gaat komen. In 2019 willen ze op 1,4nm uitkomen. Tegen die tijd zit Apple in de picometer wereld aangezien ze best snel gaan.

     

    (overigens wel belachelijk dat je niet je eigen post kan bewerken/aanvullen)

  • Profielfoto
    TheBigZ

    https://www.techpowerup.com/272489/intel-14-nm-node-compared-to-tsmcs-7-nm-node-using-scanning-electron-microscope

    Another interesting thing to note here, the gate width is not following the naming scheme as you might have expected. The 14 nm transistor isn’t 14 nm in width, and the 7 nm transistor isn’t 7 nm wide. The naming of the node and actual size of the node have had a departure a long time ago, and the naming convention is really up to the manufacturer – it’s become more of a marketing gimmick than anything else. This is the reason researchers have already proposed another density metric for semiconductor technology other than pure “nm” terms.